基础电路设计（十一）高功率电路板设计技术探索

作者：信息来源:www.pcbtech.net 2008-5-12

字体大小:小 中 大网友评论条 进入论坛

安全性与不会妨害其它电子设备是设计高功率印刷电路板首要重点，所谓安全性包含电路无燃烧与触电之虞，此外在相同筐体内不会造成其它电路误动作，或是妨害其它电子设备的正常动作，也是必需注意的基本要项。有关安全性与对其它电子设备的干扰问题，事实上UL规范与EMC规范都有详细的规定，为了符合UL与EMC的规范因此设计...

设计实例

接着以Flyback type电源供应器(S.P.S: Switching Power Supply)为例，具体说明高功率电路pattern的layout技巧。Flyback type的电源供应器switching FET ON时，会将能量(energy)储存于变压器内(transformer)，FET OFF时则将能量释放至OUTPUT端。表3与图5分别是Flyback type电源供应器的概要规格与电路图。

图5 Flyback type电源供应器的电路图

ITEN

SPEC

输入电压

AC95V~130V,50Hz/60Hz

Switching频率

40KHz

输出电压

+5V±5%,最大4A

输出电流

±12V±3%,最大0.3A

Flyback type电源供应器的概要规格

电源输入端(以下通称为1次端)与输出端(以下通称为2次端) 利用高频变压器(transf ormer) 绝缘，所以1次端与2次端的组件以作区隔分离。本电路的输出电压不作复归，为获得IC的电源因此使补助卷线电压复归，所以整体而言能够轻易作1次端与2次端的隔离。此外如果基板的端缘很靠近筐体时，1次端的pattern与组件必需从基板端缘配置。图6是合成pattern图，图7与图8分别是组件面的pattern图与焊接面的pattern图。由于本设计例主要目的是以说明为主，所以并不代表电路动作与性能完美无瑕疵。

　
图6 switching电源供应器电路板的合成pattern

图7 switching电源供应器电路板的组件面pattern

　
图8 switching电源供应器电路板的焊接面pattern

有关Power电路单元

1次端pattern的设计要领
由于从C₇＋端子到T₁ 脚架1(pin 1)、从T₁的脚架3(pin 3)到Q₁ 脚架1(pin 1)，从Q₁脚架(pin 3)通过R₁₀，与另一C₇ 端子连接的pattern流有大电流，因此pattern必需设计成粗短状，同时尽量减少围绕面积，其结果如图9所示。

2次端pattern的设计要领

2次端pattern的设计与上述1次端一样，pattern必需设计成粗短状，同时尽量减少围绕面积，其结果如图10所示。
　

图9 Power电路板的1次端pattern
　

图10 Power电路板的2次端pattern

也就是说下列pattern必需与1次端一样，pattern必需设计成粗短:

*T₁的脚架13(pin 13)以及从脚架14(pin 14)通过D₁₀，再与C₈以及C₉的＋端子连接的pattern。

*从C₈以及C₉的－端子与T₁的脚架11(pin 11)、脚架12(pin 12)连接的pattern。

电容并列连接时，需作等长配线设计

C₈以及C₉的连接如图4(b)所示，从T1观之＋端子与－端子的合计pattern作等长连接，图10是C₈以及C₉部分pattern，外观上看似单纯的better pattern，不过如果仔细观察时事实上pattern却如图4(b)所示。

相关电路尽量集中设置

由D₈，R₈，C12构成的电路，以及D₉，R₁₁，C₅构成的电路统称为snubber电路，因此将T1的脚架1(pin 1)、脚架3(pin 3)以及Q₁ 的drain设于source附近。实际上电流侦测阻抗会流入Q1的source，因此将D₉，R₁₁与R₁₀连接。

设法降低pattern的阻抗

由于＋12V端 C₁₃，C₁₄的pattern电流很低，因此不需加宽pattern，不过pattern围绕的面积很小，基于降低pattern的电感(inductance)等考虑，所以将common的pattern加宽成如图10(b)的结构。

有关控制电路单元

将ground当作better pattern

如图11(b)所示控制电路单元的ground被当作better pattern与R₁₀作1点连接。

图11 控制电路单元的pattern

控制IC周边的pattern

图12是UC3844A的方块图，由图可知C₃是可以去除过电流检测电压噪讯的电容器，因此C₃尽量设于U₁脚架3附近。U₁ 的脚架2是电压复归输入端子，也是OP增幅器的加算点，所以从U₁的脚架2延伸的pattern必需取最短距离。此外OP增幅器的加算点不可与其它pattern交叉。本电路的焊接面设有加算点pattern，同时刻意避免其它pattern通过组件面，具体方式如图11(a)所示，从U₁的脚架8至R₂的pattern绕过R4铺设。FET 的gate电阻R₅则设于FET(Q₁)附近，D₂，D₃可以保护驱动输出电路不受电洞(surge)破坏的二极管因此设于U₁ 附近。