发布企业信息

基于边界扫描技术的电路板可测性设计分析

作者:  信息来源:www.pcbtech.net  2008-5-12

字体大小:  网友评论  进入论坛  

引 言 现代电子技术的高速发展对传统的电路测试技术提出了新的挑战。器件封装的小型化、表面贴装(SMT)技术的应用,以及由于板器件密度的加大而出现的多层印制板技术使得电路节点的物理可访问性逐步减低,原来借助于针床的在线测试(ICT)的局限性日益增大。电路和系统可测试性的急剧降低导致测试费用占电路和系统总费用的...

3 结束语

复杂数字电路板的可测试性设计是电路和器件设计领域研究的重要课题。本文介绍了通过在复杂数字电路板中设计和利用器件的边界扫描结构,提高电路板的可测试性,及通过增加边界扫描器件对非边界扫描器件的可控制性与可观测性,获得更高的故障诊断覆盖率的方法。

边界扫描技术实现了可测性设计的一次变革,但它并不能解决所有的可测性问题。边界扫描的长处在于器件引脚之间的互连测试。由于TCK速度的限制,边界扫描对于器件内部的动态故障显得无能为力。而自建内测试技术(BIST)则是针对器件功能性测试的。把BIST结构置入芯片内,结合IEEE 1149.1中可选择的RUNBIST指令可以达到高的故障覆盖率。因此,要全方位地对故障类型进行考虑,利用现有的DFT技术,混合采用传统的ICT,取长补短,才能更好地解决DFT问题,当代的ICT设备,大多也都支持边界扫描测试。


分页: [上一页] [1] [2] [3] 
Google


推荐图文

广告

电子热点图文

  • 新型太阳能充电器的研究与设计
  • 基于EDA的交通灯控制系统
  • 电子元件基础知识--半导体三极管
  • PID控制中如何整定PID参数

电子风云人物

Copyright © 2004 51base.com Inc. All rights reserved.

无忧基地 版权所有│粤ICP备06098418号│XHTML | CSS

客服:+86-755-2212 2202 工作时间:周1~5 10点~16点

感谢中国网络提供带宽支持

《网络营销技巧》