和逻辑运算器一样，半导体存储器同样也是各种电子计算机的关键部件，并且广泛应用于各类通讯和家用电子设备中。如今大到超级计算机和航天飞机，小到手机、语言复读机、各种电子玩具以及智能卡，都用到不同种类的半导体存储器。现代半导体存储器的基本特点包括高密度、大容量、高速度、低功耗、低成本、类型多、功能强、用途...
和逻辑运算器一样，
半导体存储器同样也
各种
电子计算机的关键部件，并且广泛应用于各类通讯和家用电子设备中；如今大到超级计算机和航天飞机，小到
手机、语言复读机、各种电子玩具以及智能卡，都用到不同种类的半导体存储器；没有存储记忆功能的数字集成系统芯片(system on chip, SOC)，就像
的大脑失去了记忆，如此可知存储器和逻辑运算器同等重要、缺一不可。
现代半导体存储器的基本特点包括高密度、大容量、高速度、低功耗、低成本、类型多、功能强、用途广，几乎在每种半导体存储器中都采用金属-氧化层-半导体（MOS）
工艺，并位于整个MOS芯片制造工艺的前沿。 半导体存储器总体可分为两大类：1）串行或顺序存储器(sequential access storage)，就像CD和磁盘、磁带录放机一样，数据信息只能是串行读写的，其读写所需的时间很大程依赖于它在记录中的地址；2）随机存取存储器(random access storage)，能以任何顺序存取数据信息，存储速度快、种类繁多、用途广泛、需求量大。
半导体存储器的大体构造如图1所示，因其存储元器件及其工作原理不同而类别不同。输入的地址码(address or address code)
信号通过地址缓冲器(address buffer) 进入译码器（decoder），如果存储器有 N个地址码输入端，则该存储器的记忆容量为2N比特；在由一个个存储单元有规律地排列而组成的存储器阵列(memory array)中，有2n根字线（word line, WL）和 2N-n 根位线（bit line, BL）相互垂直交叉排列；在每一个字线和位线的交叉点上接有存储单元即元器件；在读出数据时，首先由行译码器选择其中一根字线，接在
一根字线（行）上的所有的存储单元与各自的位线（列）相连接，各个位线上得到与存储单元所记忆的数据相对应的微小信号，通过读出放大器 （sense amplifier）进行放大；然后，由列译码器选择其中一个读出并放大，将放大了的信号通过多路输出缓冲器（multiplexer）送给输出
电路；在写数据时，要将写入的数据送给由列译码器选择的位线，通过特定的写入电路将数字信号写入指定的存储单元。值得一提的是，存储阵列(memory array)之外的其它元器件和子系统，包括地址缓冲器(address buffer)、译码器（decoder）和
控制器(controller)，也都是由逻辑器件以及子系统所构成；因此，要想通过同一个制程，把上百万个高密度一种或者多种存储单元器件，和支持存储器工作的所有逻辑元器件与电路完成，并保证各个元器件和整个系统达到规定的技术指标与要求，对芯片制成工艺及其技术是一种极高的技术挑战，尤其是对于嵌入一种或多种存储器件单元的数字集成系统芯片将更为明显。
根据切断
电源后存储数据是否会消失，半导体存储器又分为可挥发性存储器(volatile memory)和不可挥发性存储器(nonvolatile memory, NVM)两大基本类型。作为半导体存储器技术及其工艺制程讲座系列之一，本文先对最常见的、也是中芯
际正在生产和研制的几种最基本的半导体存储器做一个简要的介绍。
动态随机存取存储器(dynamic random access memory, DRAM)
现代超大容量DRAM的存储单元（图２），基本上都是由一个晶体管(MOS)和一个电容器(capacitor)组成，其中晶体管作为
开关起到地址选择的作用，而电容器通过所储蓄的电荷用作为一个动态的存储元器件。晶体管的多晶硅栅电极同时作为字线（WL），它的漏(drain, D)和源(source, S)一端接到以局域互连(local interconnect, IL)金属导线为载体的位线（BL）上，另一端接到存储信息的电容器上。在写入信息时，位线（BL）加高
电压（写１）或地电压（写０），字线（WL）加高电压促使晶体管(MOS)导通，电容器(capacitor)相应为有电荷（１）或无电荷（０）；当字线（WL）回到地电压晶体管(MOS)截止，信息就以电荷的形式暂时保存在电容器上。作为可挥发性存储器的重要一员，即使不切断电源，存储在电容内的电容随着时间而泄漏，因而需要定时地给每一个存储单元中的电容补充电荷，这一过程称为刷新(refresh)。读出存储信息时，将字线升为高电压，电容器有（１）、无（０）电荷就可以在位线上读出来。
根据开关晶体管和存储电容器的整体器件结构以及制程工艺，可将DRAM分为两大类：叠层电容器（stack capacitor）和深漕电容器（trench capacitor），前者将电容器制作于硅基片之上，而后者则将电容器通过深漕工艺埋入硅基片内。
静态随机存取存储器(static random access memory, SRAM)
图３为一种简单的SRAM存储单元，其核心部分是一个由四个晶体管组成的双稳触发器(flip-flop circuit，也称反相器inverter)，利用它的两种状态来代表信息１和０，而两根位线通过其它两个晶体管控制存储单元的读与写。写入数据时，将前后两根位线加致不同指定的高或低电压（１或０），位字线加至高电压（１）驱使两个触发器变换状态（１到０或０到１）；读出数据时，先将两根位线于字线之前加至高电压，存储核心中的两个触发器的输出状态（１或０）决定相应的两根位线是否电压被拉到低电压（０）或保持高压（１），以读出数据１或０。只要不重新改写数据和不切断电源，SRAM存储单元的状态不会改变因而不需做类似DRAM的存储刷新，而且数据读出速度快；但是，SRAM由于存储单元所需得元器件至少四个以上，不利于芯片高度集成而且成本较高，通常多用作为与高速
处理器之间传递数据的缓冲存储器（buffer or cache memory），其它包括DRAM在内的存储器系统都用到了这种SRAM缓冲存储单元。
掩模只读存储器(mask read-only-memory, MROM)
如图４所示，掩模只读存储器是最简单的一种不可挥发性存储器，每一个存储单元由一个晶体管构成，其源和漏分别连接在两个邻近的位线上，栅极接在交错的字线上，单元所永久存储的数据０与１和单元上晶体管永久的“有”与“无”、“导通”与“关闭”状态相对应。读取数据时，可将存储单元所指定字线升为高电压，连接于两根指定临近位线上的单元晶体管是否导通，直接地对应存储数据１或０。在制作掩模只读存储器芯片的过程中，可对某一层光罩按照数据的有序排列进行相应的定位调整或修改，永久地将数据“写入”芯片的这些代表存储单元的晶体管上；具体掩模可采用扩散层方式(diffusion)、电极方式(contact or via)和沟道离子注入方式(channel implantation)来实现；其中最经济、最实用和最常见的是Ｎ沟道离子注入(N-channel implantation)，它通过对既作为漏和源又作为位线的两条隐埋Ｎ＋之间和作为字线的硅栅极之下的Ｎ沟道，注入适量的Ｐ＋
杂使得此NMOS处于“永久”关闭状态。和其它半导体存储器比较，这种掩模只读存储器单元所需元器件数最少、集成度最高、工艺最简单，但是一旦光罩确定、制程完成，再也无法更改或重写数据。
电可擦写只读存储器(electrically erasable programmable read-only-memory, EEPROM)
同为不可挥发性存储器，与可擦写只读存储器(erasable programmable read-only-memory, EPROM)一样，EEPROM的存储单元的核心实一个具有控制栅极(control gate, CG)和浮置栅极(floating gate, FG)的双栅晶体管（图５），单元所存储的数据０和１与单元上双栅晶体管是否“导通”与“关闭”状态相对应，只是“导通”与“关闭”状态可以通过不同的物理现象，向浮置栅极注入或抽出电子达到相互转换。在数据读取前，双栅晶体管的浮置栅极有两种状态：即无电荷和有负电荷状态，当对联接于字线的控制栅极加适当的正电压，保持整体中性的浮置栅极会在其接近控制栅极一边产生电子（负电荷），而在接近晶体管N沟道另一边产生等量空穴（正电子），这些空穴可诱发硅表面沟道电子的感应，因而确保连接于邻近位线的漏与源之间N沟道能够正常导通；但是，如果浮置栅极在读取数据前载有相当数量的负电荷，即使控制栅极加相同的正电压，也将难以消除浮置栅极在接近晶体管N沟道一边的残余电子，从而导致硅表面沟道边产生相应的感应空穴（而不是电子），从而阻止了N沟道的正常导通。为了将电子注入浮置栅极，可给控制栅极加足够的高电压，在电场的作用下利用氧化膜中形成的F-N隧道
电流(Fowler-Nordheim tunneling current)，将电子从源漏注入浮置栅极，实现数据“写入”。相反，在EPROM中可使用紫外线辐射将浮置栅极中的电子激发到高能态并将它们“清除”到漏源区；而对于EEPROM可利用其浮置栅极氧化膜较薄，可在源极加高压（控制栅极接地），通过F-N隧道电流将浮置栅极中的电子 “清”到漏源区，实现数据“擦除”。值得一体的是，目前流行的闪耀存储或闪存(flash memory, Flash)，也是利用F-N隧道电流，对所有或规定系列数据单元，进行同时写入或清除，它们的制作工艺较EEPROM简单、成本低、集成度高，应用相当广泛。
