DSP芯片，也称数字信号处理器，由于采用特殊的软硬件结构，是一种特别适合于进行数 字信号处理运算的微处理器，其主要应用是实时快速地实现各种数字信号处理算法。根 据数字信号处理的要求，DSP芯片一般具有如下一些主要特征[2]： 在一个指令周期内可完成一次乘法和一次加法。 程序和数据空间分开，可以同时访问指令和数据。...
DSP芯片，也称数字
信号处理器，由于采用特殊的软硬件结构，
一种特别适合于进行数
字信号处理运算的
微处理器，其主要应用是实时快速地实现各种数字信号处理算法。根
据数字信号处理的要求，DSP芯片一般具有如下一些主要特征[2]：
在一个
指令周期内可完成一次乘法和一次加法；
程序和数据空间分开，可以同时访问指令和数据；
片内的快速RAM通常可以通过独立的数据总线在两块中同时访问；
具有低开销或无开销的循环和跳转硬件支持；
具有在单周期内操作的多个硬件地址产生器；
可以并行执行多个操作；
支持流水线操作，使取指、译码和执行等操作可以重叠执行。
以下是目前常用的DSP芯片的主要
性能指标列表[6]：
另外，TI公司在原来已被
们熟知的TMS320C1X、TMS320C25、TMS320C3X/4X、TMS320C5
X、TMS320C8X的基础上发展了三种新的DSP系列，它们是：TMS320C2000、TMS320C5000、
TMS320C6000系列，成为当前和未来相当
时期内TI DSP的主流产品。其中，TMS320C60
00系列的速度已超过1G flops。
1.1、DSP芯片的基本结构
为了快速地实现数字信号处理运算，DSP芯片一般都采用特殊的软硬件结构。我们以TMX
320C3x系列芯片为例介绍DSP芯片的基本结构。TMX320C3x系列芯片的基本结构包括[2]：
（1）哈佛结构；（2）流水线操作；（3）专用的硬件乘法器；（4）特殊的DSP指令。
些特点使得TMX320C3x系列芯片可以实现快速的DSP运算，并使大部分DSP操作指令在一个
周期内完成。下面分别介绍这些特点如何在TSM320C3x系列DSP芯片中应用并使得芯片的
功能的到加强。
哈佛结构
传统的微处理器采用的冯?诺依曼（Von Neuman）结构将指令和数据存放在同一存储空
间中，统一编址，指令和数据通过同一总线访问同一地址空间上的
存储器[5]。而DSP芯
片采用的哈佛结构则是不同于冯?诺依曼结构的一种并行体系结构，其主要特点是程序
和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器
，每个存储器独立编制、独立访问。与之相对应的是系统中
设置的两条总线?程序总线
和数据总线，从而使数据的吞吐率提高了一倍。
在 哈佛结构中，由于程序和数据存储器在两个分开的空间里，因此取指和执行能完全重
叠运行。为了进一步提高运行速度和灵活性，TMS320C3x DSP芯片在基本哈佛结构的基础
上作了改进，一是允许数据存放在程序存储器中，并能被算术运算指令直接使用，增强
芯片的灵活性；二是增加了高速缓冲器（Cache），Cache中的指令在执行时不用再从存
储器中读取，节约了一个指令周期，在TMS320C3x系列芯片中有64个字的Cache。高速缓
冲器（Cache）的作用和算法请
看参考文献[5]P172~201，这里不予详述。
流水线
DSP芯片广泛采用流水线以减少指令执行时间，增强处理器的处理能力。TMS320C3x采用
四级流水线，处理器可并行处理四条指令。TMS320C3x流水线结构的五个单元和它们的功
能如下表：
表2、TMS320C3x流水线结构单元
单元名称
功能
取指单元（Fetch Unit）
从存储器中取指令和调整程序计数器（PC）
译码单元（Decode Unit）
对指令字译码和产生地址
读单元（Read Unit）
从存储器中读操作数
执行单元（Execute Unit）
从寄存器组中读操作数，执行所需的操作，将结果写入寄存器组中或存储器中
DMA通道（DMA Channel）
读和写存储器
基本指令分为四级：取指、译码、读和执行。当处理器并行处理四条指令使，各条指令
处于流水线的不同单元。在不发生流水线冲突的情况下，具有流水线结构的处理器的长
时间执行效率接近于没有流水线结构的处理器的四倍。流水线冲突和解决请参见参考文
献{3}10-2到10-14；流水线的具体实现和算法请参见参考文献[5]P276 ~ 320 。一般来
说，流水线对用户是透明的。
专用的硬件乘法器
在通用微处理器中算法指令需要多个指令周期，如MCS-51的乘法指令需4个周期。相比而
言，DSP芯片的特征就是有一个专用的硬件乘法器，乘法可以在一个指令周期内完成，还
可以与加法并行进行，完成一个乘法和一个加法只需一个指令周期。例如，在一般形式
的FIR滤波器中，乘法是重用组成部分，对每个滤波器抽头，必须做一次乘法和一次加法 ：
