- 共150条记录，当前1 - 20时钟 >>
- [新品快递] 安森美推出新款用于高速联网和ATE的时钟和数据管理产品
安森美半导体(ONSemiconductor)扩展了高性能时钟和数据管理产品系列，推出三款新器件NB7VQ1006M、NB4L7210和NB4N7132，用于高速联网和自动测试设备(ATE)应用。这些...
- [EDA/PLD] FPGA中软FIFO设计和实现
摘要：在现代电路设计中，一个系统往往包含了多个时钟，如何在异步时钟间传递数据成为一个很重要的问题，而使用异步FIFO可以有效地解决这个问题。异步FIFO是一种在电子系统中得到广泛应用的器件，文中介绍了...
- [新品快递] 单振荡器模块替代晶体振荡器
近日，全球领先的高能效电源|稳压器半导体解决方案供应商安森美半导体扩充了高性能时钟和数据管理产品系列，推出九款基于锁相环(PLL)的新PureEdge™时钟模块，替代晶体振荡器(XO)。近...
- [新品快递] Maxim推出MAX3886时钟和数据恢复串行器/解串器
Maxim推出多速率、CDR串行器/解串器(SerDes)MAX3886，其数据速率高达2.488Gbps。MAX3886在单个高度集成的器件中包含了3个IC的功能(时钟和数据恢复、串行器和解串器)，...
- [DSP] 异步 DSP 核心设计: 更低功耗，更高性能
目前，处理器性能的主要衡量指标是时钟频率。绝大多数的集成电路(IC)设计都基于同步架构，而同步架构都采用全球一致的时钟。这种架构非常普及，许多人认为它也是数字电路设计的唯一途径。然而，有一种截然不同的...
- [新品快递] TI最新16位ADC与低抖动时钟组合实现最佳防噪性能与动态范围
日前，德州仪器|仪表(TI)宣布推出一款将135MSPS的16位单通道模数转换器(ADC)与低抖动时钟合成器进行了完美整合的信号链解决方案，从而可为通信、国防以及测量测试等高精度应用领域提供无与伦比的...
- [新品快递] TI推出新款16位ADC与低抖动时钟整合信号链解决方案
日前，德州仪器|仪表(TI)宣布推出一款将135MSPS的16位单通道模数转换器(ADC)与低抖动时钟合成器进行了完美整合的信号链解决方案，从而可为通信、国防以及测量测试等高精度应用领域提供无与伦比的...
- [电源技术] 嵌入式Linux系统的动态电源管理技术
引言如何有效地管理嵌入式系统，尤其是移动终端的电源功耗，是一个很有价值的课题。动态电源管理DPM(DynamicPower，Management)技术提供一种操作系统级别的电源管理能力，包含CPU工作...
- [接口电路] LCD控制器驱动的24位TFT真彩屏接口设计
引言在嵌入式设计中常常会使用lcd屏，现在常用的屏大部分都是高性能的。因为lcd屏的生产厂商很多，标准也不统一，lcd屏往往不能与lcd控制器无粘合连接，所以在使用lcd屏时，厂家还会推荐使用其专为l...
- [新品快递] 德州仪器最新16位ADC与低抖动时钟组合实现最佳防噪性能与动态范围
日前，德州仪器|仪表(TI)宣布推出一款将135MSPS的16位单通道模数转换器(ADC)与低抖动时钟合成器进行了完美整合的信号链解决方案，从而可为通信、国防以及测量测试等高精度应用领域提供无与伦比的...
- [采购参考] IDT推出针对超便携PC、延长电池寿命的超低功耗时钟解决方案
IDT公司（IntegratedDeviceTechnology,Inc.）宣布，推出专门用于超便携PC（ultra-mobilePC，UMPC）的超低功耗时钟器件系列。这些超低功耗时钟器件最低只需1...
- [新品快递] IDT推出针对汽车和工业应用UMPC时钟器件9UM9000/700系列
IDT公司（IntegratedDeviceTechnology,Inc.）近日宣布，推出专门用于超便携PC（ultra-mobilePC，UMPC）的超低功耗时钟器件系列。这些超低功耗时钟器件最低只...
- [嵌入式系统] 利用FPGA实现工业以太网交换机设计优化
于以太网的组网技术是工业市场中增长最快的技术之一。大多数工业以太网标准使用IEEE802.3标准以太网协议，因此这些网络能够传输标准的网络业务和实时数据。但每个标准都采用不同的技术来提供实时性能，一些...
- [嵌入式系统] SDH、同步以太网设备时钟的高效率实现方法
概要：本文介绍几种类型的SDH、同步以太网等同步设备时钟的器件设计方案，比较它们在易用性、综合成本等方面的差异。指出采用模块化的设计理念是高效率地完成包括设计和生产两个方面内容的产品实现之最佳途径。这...
- [单片机] 无线遥控LED时钟屏的设计
引言LED时钟显示屏的长时间使用，会产生一定的累加误差，故使用一段时间需进行校正，但大屏幕时钟显示器，通常悬挂在较高处，时间的调整与修改需工作人员爬到高处进行操作，既不方便，又不安全，如何完善电路结构...
- [接口电路] 基于FPGA和AD1836的I2S接口设计
引言AD1836是ADI公司新推出的一款高性能的单片声码器，适用于数字音频系统。它采用5V供电，数字接口输入输出电平为LVTTL电平，可以直接和一般的FPGA连接。AD1836集成了3路立体的D/A和...
- [新品快递] TI推出1.8V可编程VCX01-PLL时钟合成器
CDCE913和CDCEL913均为基于PLL模块的、低成本、高性能的可编程时钟合成器，其可以在单输入频率的不同频率下生成多达三个输出时钟。每一个输出均可以进行系统内编程，从而使用一个独立的可配置PL...
- [EDA/PLD] 采用FPGA设计SDH设备时钟
SDH设备时钟(SEC)是SDH光传输系统的重要组成部分，是SDH设备构建同步网的基础，也是同步数字体系(SDH)可靠工作的前提。SEC的核心部件由锁相环构成。网元通过锁相环跟踪同步定时基准，并通过锁...
- [新品快递] TI推出具有集成时钟抖动清除器高灵活性四通道SerDes器件
日前，德州仪器|仪表(TI)宣布推出一款可实现速度达30Gbps双向点对点数据传输速率的四通道串行器／解串器(SerDes)集成电路。该器件具备高灵活性，可配置为XAUI或10GFC收发器。这种多速率...
- [EDA/PLD] Virtex-5中动态DCM的设计方法
在许多电路设计中，会涉及到可变时钟的问题。比如：一个FPGA和A／D采集芯片组成的采集卡，要求A／D采样时钟可变，FPGA对采样数据进行处理，为保证数据的准确率，首先要对A／D输出的采样时钟进行锁定。...