科因巴托尔的PSG技术学院的工程学生们最近提出了高能效DSP和其它处理器的设计提案，这些提案包括了一种新的加法器设计，可以通过逻辑分解应用于乘法器电路上。在最近这里举行的超大规模集成电路学会上的一篇论...

3并行匹配滤波器文献［2］提及了并行匹配滤波器的结构，如图3所示，将周期为L的本地码分成K段，每段长M=L/K，图3中K=4，M=256，共4路。不难看出，由于将本地码分成了多组，每路匹配滤波器输出值...

摘要：根据一块32位嵌入式CPU的400MHz主频的要求，结合该CPU五级流水线结构，并借鉴各种算法成熟的加法器，提出了一种电路设计简单、速度快、功耗低、版图面积小的32位改进定点加法器的设计方案，为...

摘要：与传统加法器相比，数字串行加法器具有工作频率高、占用资源少、设计灵活等优点。介绍了数字串行加法器的原理，说明了该加法器在FPGA上的实现要点及其在匹配滤波器设计中的应用。关键词：加法器位并行数字...