- 共11条记录,当前1 - 20缓存 >>
- [消费类电子] 基于DSP和CPLD的智能相机系统设计与研制
摘要:嵌入式实时图像处理技术是目前结合图像处理、模式识别、传感器以及微电子等多学科门类的一门前沿技术。在电子技术迅猛发展的推动下,嵌入式实时图像处理也成为可能。在目前的电子技术条件下,作者结合DSP技...
- [接口电路] 核心路由器中多端口线卡调度的设计与实现
引言线路接口卡是核心路由器访问线路与访问设备间的一种设备接口,主要实现路由器接口上物理层和链路层的功能,必须实现无丢包线速处理,是路由器的关键部件之一。线卡主要关注以下几个方面:排队(如FIFO、Mo...
- [新品快递] Intel透露近期的处理器和芯片组新品
Intel的计划透露出近期至少会再度发布三款新品,其中囊括了处理器和芯片组产品。其中包括比E2160更高频率带有1MB二级缓存的E2180,新Celeron440和Q35芯片组。Celeron440是...
- [新品快递] LSI第二代MegaRAID适配卡采用667MHz缓存接口
LSICorporation宣布供应第二代MegaRAIDROC(RAID-on-Chip)SAS适配卡。通过这些适配卡,客户能够建构单一平台SAS基础架构,以支持低成本SATA硬盘和高性能SAS硬盘...
- [电子基础] MAXQ环境下EEPROM的保护措施
介绍在嵌入式微控制器应用中,通常都要用到非易失性存储器。无论是掉电时维持需要保存的设置,还是存储公司的重要记录,可靠的非易失性存储器都是现代微控制器领域的一个基本单元。非易失性存储常常采用外部串行存储...
- [新品快递] RS690T芯片组内建专门帧缓存
为了改进RS690T芯片组内建的X700图形核心性能,ATi准备在RS690T芯片组北桥芯片当中内建专门的本地帧缓存(显存)。这种帧缓存将消除K8平台的主要限制,即内存到CPU的低响应时间是以北桥芯片...
- [新品快递] 北桥整合显存 AMD芯片组预内建帧缓存
北桥整合显存?ATI芯片组下一步的设想。之前,ATI在AMD平台的芯片组遇到了这样的问题,内存到CPU的低响应时间是以北桥芯片内建图形核心的高内存响应时间为代价,和Intel整合芯片组不同,AMD平台...
- [行情速递] 英特尔将把赛扬二级缓存加倍 发力低端市场
北京时间7月14日消息,据国外媒体报道,种种迹象表明,英特尔将于明年第二季度推出二级缓存为512K的赛扬处理器。目前的赛扬处理器只有256K的二级缓存,通常面向低端市场。这种具有512K二级缓存的新型...
- [嵌入式系统] 基于IIS总线的嵌入式音频系统设计
摘要:介绍了基于IIS总线的嵌入式音频设备的硬件体系结构及其Linux驱动程序的设计。在音频驱动程序设计综合使用了DMA、分段多缓存区和内存映射技术以提高系统性能,满足音频实时性的要求。关键词:音频设...
- [DSP] JPEG2000小波提升在DSP上的缓存管理
摘要:提出一种采用高效的内存管理实现的基于块的小波提升方案。该方法通过减少缓存挫败增强缓存性能。实验结果表明该方法比现有的快速方法要快两倍多。关键词:内存管理小波提升缓存失败JPEG2000压缩标准与...
- [通信网络] 基于MPC860的HDLC通道驱动程序的设计与实现
摘要:阐述了MPC860芯片及其SCC接口的基本工作原理,介绍了在SCC通道上实现HDLC协议的基本设计思想及具体实现,并给出了主要功能函数的设计流程。关键词:HDLCMPC860VxWorks操作系...