- 共154条记录,当前81 - 100时钟 >>
- [接口电路] AVR单片机与串行时钟器件DS3231的接口设计
1引言由单片机构成的测控系统或智能显示屏经常需要用到实时日历或时钟信号。为节省CPU资源,本文介绍了串行时钟器件DS3231的应用及其与AVR单片机ATmega8的接口,该系统具有抗干扰能力强,计时准...
- [电子基础] 多费率电能表
摘要:介绍多费率电能表应具有的基本功能,多费率电能表的工作原理、硬件原理框图和控制程序流程图。关键词:多费率电能表;时钟;时段;单片机多费率电能表是有数个计数器,每个计数器在规定的时间间隔内对应不同的...
- [电子基础] 基于MCS-51单片机的智能 时钟控制系统设计
随着电子技术产业结构调整,生产工艺的飞速发展,人们生活水平的不断提高,家用电器逐渐普及,市场对于智能时钟控制系统的需求也越来越大。本文所述智能时钟控制系统主要指时钟显示、时间设置、闹铃及家用电器定时开...
- [电子基础] C8051F020与80C51单片机的异同点
80C51系列单片机及其衍生产品在我国乃至全世界范围获得了非常广泛的应用。单片机领域的大部分工作人员都熟悉80C51单片机,各大专院校都采用80C51系列单片机作为教学模型。随着单片机的不断发展,市场...
- [通信网络] SDH中E1/VC-12异步映射的设计与实现
摘要:分析了同步数字体系中2.048Mlaps支路信号E1异步映射进VC一12的过程,并根据正/零/负码速调整原理确定了缓冲存储器的容量和正负码速调整的判定门限。通过对异步FIFO读控制实现了此异步映...
- [电子基础] BITS芯片在同步网络中的应用
传统电信网络是个同步网络,电信局间和各局内部都要保持同步状态。因此必须有一个同步分配系统来保证经过线路传输的信号仍然可以保持原始的同步关系。在一个PDH网络中,从T1或E1线路上恢复出时钟信号,同步供...
- [接口电路] 微机保护中DSP与时钟DS12CR887的接口设计
1引言微机继电保护技术不断发展,使用的算法也日趋复杂,与网络的通信和前沿的监测都希望由保护装置实现,这对继电保护硬件的速度和处理能力提出了更高的要求。DSP技术的不断发展使其在电力系统中逐渐得到了广泛...
- [模拟技术] 基于ISA总线的多路同步DDS信号源设计
摘要:介绍了一种基于计算机ISA总线、三路同步的DDS信号源的设计。对信号源与ISA总线的接口关系以及多路DDS的同步问题进行了讨论。测试结果表明,该信号源的各路DDS具有较好的同步关系和相位噪声指标...
- [消费类电子] H.264视频解码芯片中视频控制器的设计
引言H.264是ITU-TVCEG组织和ISO/IECMPEG组织共同研究的新型视频压缩标准,相比其他视频压缩算法,具有压缩比高、算法复杂的特点。由于编码算法的复杂性,系统对图像解码速度和功耗要求非常...
- [电子基础] 基于Atmega48单片机的低功耗系统设计
随着微电子技术和计算机技术的发展,尤其是微机在各个领域的普遍应用,功耗、成本、体积以及可靠性等指标均成为设计者所关注的重要问题。尤其是在由电池供电的设备中,如何降低设备功耗成为设计的首要任务。本文中以...
- [电子基础] IEEE1588精密时钟同步分析
摘要:数据传输及处理的综合要求使局域网在测试与测量领域尽显技术优势,新一代测试总线LXI应运而生。在现有以太网基础上开展测试与测量,首先需要解决的是实现不同终端设备之间的精密时钟同步,LXI采用IEE...
- [电路板] 多途径降低FPGA设计的功耗
每一代新的FPGA都变得速度更快、密度更高及规模更大。那么要怎么做才能确保功耗不同时增加呢?许多设计抉择,从明显的器件选择到更细微的状态机值选择等,都会对系统功耗构成影响。为了更好地理解本文所要讨论的...
- [电路板] 源同步与DDR
hanss网友:DDR的总线一般分为3组,数据组、地址/控制组、时钟组其中,数据组由DQ数据线,DM数据屏蔽线,DQS锁存线组成,他们之间有共同的等长关系地址/控制组由地址和控制线组成,他们之间又是有...
- [电路板] PCB EMI设计规范
1、IC的电源处理1.1)保证每个IC的电源PIN都有一个0.1UF的去耦电容,对于BGACHIP,要求在BGA的四角分别有0.1UF、0.01UF的电容共8个。对走线的电源尤其要注意加滤波电容,如V...
- [电路板] 133兆dimm的sdram上的时钟[社区实践]
kuku网友提问:请大侠帮我看看133兆dimm的sdram上的时钟。这是时钟驱动芯片经串接33欧电阻后测量电阻接手段侧的时钟波形,可以看到幅度由驱动芯片输出的2。56v变成1。65v并有1v左右直流...
- [电路板] 系统时序基础理论
对于系统设计工程师来说,时序问题在设计中是至关重要的,尤其是随着时钟频率的提高,留给数据传输的有效读写窗口越来越小,要想在很短的时间限制里,让数据信号从驱动端完整地传送到接收端,就必须进行精确的时序计...
- [电路板] 高速电路设计/信号完整性的一些基本概念
1.信号完整性(SignalIntegrity):就是指电路系统中信号的质量,如果在要求的时间内,信号能不失真地从源端传送到接收端,我们就称该信号是完整的。2.传输线(TransmissionLine...
- [模拟技术] 高速ADC的低抖动时钟设计
引言ADC是现代数字解调器和软件无线电接收机中连接模拟信号处理部分和数字信号处理部分的桥梁,其性能在很大程度上决定了接收机的整体性能。在A/D转换过程中引入的噪声来源较多,主要包括热噪声、ADC电源的...
- [新品快递] ADI推最快集成14bit DAC的数字频率合成器
ADI发布具有内置14bit数模转换器(DAC)的直接数字频率合成器(DDS)集成电路(IC)将时钟速度提高到两倍以上。ADI公司是业界领先的高级DDS解决方案开发商,其DDSIC采用数字技术合成多种...
- [模拟技术] 高精度高速A/D转换器时钟稳定电路设计
进入21世纪后,人类社会已全面进入信息时代,信息产业成为了现代社会最重要的支柱和最主要的产业,伴随着半导体技术、数字信号处理技术及通信技术的飞速发展,A/D、D/A转换器近年也呈现高速发展趋势,而随着...